#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02090561 A

(43) Date of publication of application: 30.03.90

(51) Int. CI

H01L 27/095 H01L 27/04

(21) Application number: 63241137

(22) Date of filing: 28.09.88

(71) Applicant:

HITACHI LTD HITACHI TOBU

SEMICONDUCTOR LTD

(72) Inventor:

YASUDA TAKESHI


#### (54) SEMICONDUCTOR ELEMENT


(57) Abstract:


PURPOSE: To improve a capacitor in breakdown strength as well as to miniaturize a chip by a method wherein an insulating film is made to overlap with each finger of a drain electrode, and a metal film is formed on the interlaminar insulating film to constitute a MIS capacitor.

CONSTITUTION: A SiO2 film 21 is provided onto the primary face of a wafer 20 partially ion-implanted with Si<sup>+</sup>. Thereafter, an annealing treatment is executed to form an n-type channel layer 2 and an n+-type ohmic layer 3 which are to serve as a drain region 4 and a source region 5 on the surface layer of a semi-insulating GaAs substrate 1. And, a drain electrode 7 and a source electrode 8, which are to be formed into patterns shaped in the teeth of a comb and engaged with each other, are formed on the drain region 4 and the source region 5. Then, a gate electrode 6 of Al is built. And, an insulating film (interlaminar insulating film) 12 formed of PSG film is formed on the primary face of the wafer 20 above the drain electrode 7. And, a metal film (wiring electrode) 13 of Al or the like is formed on the interlaminar insulating film 12 through sputtering, and the wiring electrode 13 is patterned. By this setup, a MIS capacitor is formed.

COPYRIGHT: (C)1990,JPO&Japio







⑩日本国特許庁(JP)

⑪特許出願公開

#### 平2-90561 ② 公 開 特 許 公 報(A)

⑤Int.Cl. 5

の出

識別記号

庁内整理番号

码公開 平成2年(1990)3月30日

27/095 . H 01 L 27/04

7514-5F 7733-5F C

H 01 L 29/80

E

審査請求 未請求 請求項の数 2 (全6頁)

半導体素子 60発明の名称

> 願 昭63-241137 ②特

願 昭63(1988) 9月28日 @出

個発 明者 安 B 埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコン

ダクタ株式会社内

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台 4 丁目 6 番地

日立東部セミコンダク

埼玉県入間郡毛呂山町大字旭台15番地

タ株式会社

弁理士 小川 勝男 個代 理 人

外1名

## 1. 発明の名称 半導体素子

### 2. 特許請求の範囲

- 1. 容量内蔵型CaAsMESFETを有する半 導体素子であって、前記容量はGaAsMES FETのドレイン電極と、このドレイン電極上 に絶縁膜を介して重ねられた金属膜によるメタ ルー絶縁物ーメタルで構成されていることを特 徴とする半導体素子。
- 2. 前記メタルー絶縁物ーメタルからなる容量は、 前記ドレイン電極のフィンガー部分にそれぞれ 設けられていることを特徴とする特許請求の範 囲第1項記載の半導体素子。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、容量内蔵型GaAsMESFETを 有する半萬体素子に係わり、高耐圧・大容量形成 に好適でかつ小型化が達成できる半導体素子に関 する.

#### (従来の技術)

低雑音、高遮断周波数、高出力等の特長を有す るマイクロ波トランジスタとして、閃亜鉛鉱型結 晶構造の基体を基にして形成された砒化ガリウム 電界効果トランジスタ (CaAs-FETと略す。 ) が広く知られている。また、このCaAs-F BTの一つとして、ショットキー障壁ゲート形電 界効果トランジスタ(MESFETとも称する。 )が知られている。MESFETは、n導電型の 能動領域主面に設けられたオーミック接触構造の ソース・ドレイン電極と、その中間に一つあるい は二つ設けられたショットキー接合構造のゲート 電極とからなり、シングルゲート構造あるいはデ ユアルゲート構造を構成している。

通信用広帯域低雑音CaAs!Cには、これら CaAs-MESFETが組み込まれている。 C aAs通信用広帯域低雑音ICについては、たと えば、電子通信学会発行、信学技報、SSD84 -106、P24~P3!に記載されている。こ の文献には、ゲートとドレイン間に抵抗と容量を

直列に組み込んだGaAs-MESFETが開示されている。また、前記の直流遮断容量(C.)は、ショットキー容量で形成されている。

また、この文献には、「前記直流遮断容量(C 、)と利得と入出力電圧定在波比(VSWR(V ーoltage Standing Wave Ratio) in out)等の相関において、 前記C、が小さいと利得とVSWRinが悪化す る。しかし、IC内に大容量を形成することはチ ップサイズを増大させる。チップサイズと性能の 兼ね合いが問題である。」旨記載されている。

従来技術にあっては、直流遮断容量をショット キー容量で形成している。しかし、ショットキー 容量は広い面積を必要とし、半導体素子(チップ)の面積に対する占有面積が、たとえば、60 %~70%と高く、チップサイズの増大を招いている。

(発明が解決しようとする課題)

また、ショットキー容量は他の容量に比較して 耐圧が低い。・

膜)を重ねるとともにこの層間絶縁膜上に金属膜を形成し、MIM容量を構成させた構造となっていることから、容量形成のために独立した領域を必要としないため、チップサイズの小型化が達成できる。また、前記MIM容量はショットキー容量に比較してその耐圧が高る。さらに、MIM容置はその形成において、ショットキー容量に比較してはよって変動し易いショットキー容量に比較して現性よく容量を形成することができる。

#### (実施例)

以下図面を参照して本発明の一実施例について 説明する。

第1回は本発明の一実施例による容量内蔵型G a A s 広帯域低雑音増幅 I C (半導体素子)の機 要を示す模式図、第2図は同じく半導体素子の要 部を示す模式的平面図、第3図は同じく等価回路、 第4図は同じく半導体素子の要部を示す断面図、 第5図~第8図は同じく容量内蔵型CaAs広帯 域低雑音増幅 I Cの製造における各工程でのワー 本発明の目的は、容量の耐圧が高くかつチップ サイズが小型化できる容量内蔵型半導体素子を提 供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

#### (課題を解決するための手段)

本願において開示される発明のうち代表的なも のの優要を簡単に説明すれば、下記のとおりであ る。

すなわち、本発明の容量内蔵型CaAs広帯域低雑音増幅ICは、CaAs-MESFETのドレイン電極上に絶縁膜を設けさらにこの絶縁膜上に金属膜を配設し、メタルー絶縁物-メタルからなるMIM容量を構成している。

#### (作用)

上記した手段によれば、本発明の容置内蔵型 G a A s 広帯域低雑音増幅 I C にあっては、 G a A s - M E S F E T のドレイン電極、すなわち、ド レイン電極の各フィンガー上に絶縁膜(層間絶縁

クであるウェハを示す断面図であって、第5図は チャネル層およびオーミック層形成後の断面図、 第6図はソース電極およびドレイン電極ならびに ゲート電極が設けられたウェハの断面図、第7図 は絶縁膜形成後のウェハの断面図、第8図は配線 電極形成後のウェハの断面図である。

この実施例の半導体業子、すなわち、容量内蔵型GaAs広帯域低雑音増幅ICは、第3図の等価回路で示されるように、ソース(S)、ゲート(G)、ドレイン(D)とからなるGaAsーMESFETにおいて、ゲートとドレインとの間に容量(Cr)と抵抗(Rr)が組み込まれている。前記容量は後述するが、メタルー絶縁物ーメタルからなるMIM(Metal-Insulatーor-Metal)容量となっている。

この容量内蔵型 G a A s 広帯域低雑音増幅 1 C を構成する半導体素子(以下、チップとも称する。) は、第1図および第4図に示されるように、半絶縁性 G a A s 基板(基板) 1 の主面に各導電型 層や絶縁膜等を配設することによって形成されて

いる。すなわち、半絶緑性 G a A s 基板 1 の主面には 0 . 2 μ m 前後の薄い n 形のチャネル層 2 を有している。また、このチャネル層 2 部分には、このチャネル層 2 よりも深くかつ一定の幅を有して相互に平行に延在する複数条の n ・ 形のオーミック層 3 が設けられている。前記オーミック層 3 が設けられている。前記オーミック層 3 は、ソース領域 5 . ドレイン領域 4 と交互になび、これらドレイン領域 4 およびいて、これらドレイン領域 4 およればははみ合うパターンとなっている。そこで、この相互に嚙み合う部分を、説明の便宜上フィンガーと呼称する。

一方、前記チャネル暦 2 、ドレイン領域 4 、ソース領域 5 上には、それぞれゲート電極 6 、ドレイン電極 7 、ソース電極 8 が配設されている。前記ドレイン電極 7 は、第 2 図に示されるように、右下がりの線で示されるハッチング部分とクロスハッチング部分である。また、第 2 図に示されるように、二点領線で示される部分がソース電極 8 部分である。また、前記ドレイン電極 7 とソース

12の表面には、前記ドレイン電極1のフィンガ 一部分に重なるようにAL等からなる金属膜(配 線電極)13が設けられている。前記配線電極1 3は、第2図に示されるように、右上がりの線で 示されるハッチング部分とクロスハッチング部分 で示される部分からなるパターンとなっている。 そして、クロスハッチングで示される部分が、前 記ドレイン電極了のフィンガー部分 (金属膜)と、 この金属膜上に誰なる層間絶縁膜12(絶縁膜) と、この絶縁膜上に重なる配線領極13(金属 膜)となり、MIM容量14、すなわち、直流適 断容量(C。)を構成する。なお、前記金属膜1 3とゲート電極6間には抵抗(R,)15が配設 されている。この抵抗15は、図示しないが前記 半絶縁性GaAs基板1の主面表層部に不純物を 部分的に拡散させることによって形成される。

なお、第4図に示されるように、前記金属膜 1 3 等を含む半絶縁性 G a A s 基板 1 の主面は部分 的にパッシベーション膜 1 6 によって被われる。 そして、前記ゲート用ワイヤボンディングパッド 電極8のフィンガー部分間には実線で示されるようにゲート電極6が延在している。このゲート電極6はソース電極8とクロスするが、電気で的に絶縁状態を維持してクロスするようになっている。また、ゲート電極6の前記フィンガー部分から外れた部分は、幅の広い領域が設けられるととト用ワイヤボンディングパッド10が設けられている。これら各パットで10が設けられている。これら各パットで11が設けられている。これら各パットで11が設けられてれてイヤが接続されて給電点による。

また、第1図に示されるように、半絶緑性 C a A s 基板 1 の主面には、厚さ 4 0 0 0 AのPS C (リンシリケートガラス) 膜からなる絶縁膜(層間絶縁膜) 1 2 が設けられている。この層間絶縁膜1 2 は前記ゲート電極 6 。ドレイン電極 7 . ソース電極 8 を被っている。また、この層間絶縁膜

 9、ドレイン用ワイヤボンディングパッド10. ソース用ワイヤボンディングパッド11が、前記パッシベーション膜16から露出するようになっている。

つぎに、このような半導体素子、すなわち、容 量内蔵型 CaAs広帯域低雑音増幅 I Cチップの 製造について、第5図~第8図を参照しながら説 明する。

最初に第5図に示されるように、化合物半導体 薄板(ウェハ)20が川意される。このウェハ2 0は半絶縁性GaAs基板1からなっている。ま た、このウェハ20は、その主面にすでに2回に およんでSi^が部分的にイオン注入によって打 ち込まれている。このようなウェハ20はその主 面にSiO。膜21が設けられる。その後、たと えば、800℃で20分のアニール処理を行って、 半絶縁性GaAs基板1の表層部に n 形のチャネ ル層2およびドレイン領域4 およびソース 前 域 5 となる n ・ 形のオーミック層 3 はドレイン電板 7 やノー ス電極 8 との間でオーミックコンタクトを形成するために不純物濃度は、たとえば、10 ' ° c m ' 3 と高くなっている。また、前記 n 形のチャネル層 2 の不純物濃度は下ETの閾値に関与するため、不純物濃度は、たとえば、1×10 ' ' c m ' 3 と低濃度となっている。なお、このチャネル層 2 およびオーミック層 3 の形成時、同時に抵抗 1 5 も形成する。

つぎに、前記SiO。膜21を除去した後、ウ エハ20の主面に厚さ4500人のPSG(リン シリケートガラス)膜からなる絶縁膜22を形成 しかつ図示しないホトレジスト膜を設ける。その 後、前記ホトレジスト膜を感光現像した後、前記 絶縁膜22を部分的に除去し、かつウェハ20の 主面全域にAuGe-Ni-Auの顧に應着する。 その後、前記ホトレジスト膜をまするいわなる。 リフトオフ法によって、第6図に示されるように 前記ドレイン領域4およびソース領域5上に横省 状となり、相互に嚙み合うパターンとなるドレイ ン電極7およびソース電極8を形成する。このド

一容量に比較して、その耐圧も高い。たとえば、 的記のように、1000人の厚さのPSC膜で、 ドレイン電極のフィンが一部分を2本使用し、容 量部分の面積を8万μm<sup>®</sup>程度とすれば、容量は 30PF以上となり、V<sub>03</sub>=3V, V<sub>63</sub>=-1V で使用する容量内蔵型GaAs広帯域低雑音増幅 ICの場合、最大定格を7Vとした場合、充分満 たすことができる。

つぎに、前記ウェハ20の主面の所定部、すなわち、ワイヤ接続のためのワイヤボンディングパッド等を除く殆どの領域には、パッシベーション膜16が設けられ、その後、このウェハ20は縦横に切断され、第1図および第4図に示されるような1Cチップが多数製造される。

このような実施例によれば、つぎのような効果 が得られる。

(1) 本発明の容量内蔵型G a A s 広帯域低雑音 増幅I C にあっては、容量はドレイン電極のフィ ンガー上に絶縁膜を介して配線電極を設けた所謂 M I M 容量となっていることから、チップの特定 レイン電極 7 およびソース電極 8 はおよそ 4 5 0 0 A 程度の度さとなる。

つぎに、前記同様のリフトオフ法によって、第 7 図に示されるように、5 0 0 0 人程度の厚さの A l からなるゲート電極 6 を形成する。このゲー ト電極 6 はチャネル暦 2 との間でショットキー接 合を構成する。

つぎに、第8回に示されるように、ウエハ20の主面にドレイン電極上で1000人程度の厚さになるようにPSG膜からなる絶縁膜(層間絶縁膜)12を形成する。また、この層間絶縁膜12上にスパッタによって、A0等からなる金属膜(配線電極13は、常用のホトリソグラフィによってパターニングされる。この結果、前記に接てのフィンガーの上には層間絶縁があってパターニングされる。このは果、前記によイン電極7のフィンガーのか形成されることが形成でもる利点があり、かつまたショットキー容量に比較して再現性良く安定して形成できる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、かつまたショットキーなどのできる利点があり、カースを受けることを受けるというには、ウェットキーなどのできる利点があり、カースを受けるというには、ウェースを使用している。

面を容量形成のために確保しておく必要もなく、 チップサイズの小型化が達成できるという効果が 得られる。

(2)上記(1)により、本発明の容量内蔵型 C a A s 広帯域低雑音増幅 | Cにあっては、容量は M I M 容量で構成されていることから、ショット キー容量に比較して耐圧が向上するという効果が 得られる。

(3)上記(1)および(2)により、本発明によれば、チップサイズが小型となりかつ容量の高逆耐圧化が達成できる容量内蔵型 GaAs広帯域低難音増幅 1 Cを提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、ドレイン電極のフィンガー数を多くし、かつこの上に層間絶縁膜を介して配線電極を設け、MIM容量を形成すれば、さらに容量を

増大させることができる。また、前記実施例では、M(M容量を形成するための障碍絶縁膜として、PSC膜を使用しているが、窒化ケイ素膜を使用した場合には、誘電率がPSC膜より高いこと、また膜が緻密であることから、層間絶縁膜の厚さを数百~千人程度とすることもでき、さらに容量の増大を図ることができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である容量内蔵型GaAs広帯域低雑音増幅ICの製造技術に適用した場合について説明したが、それに限定されるものではない。

本発明は少なくとも容量を設ける構造の半導体 素子の製造には適用できる。

#### (発明の効果)

本願において開示される発明のうち代衷的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明の容量内蔵型GaAs広帯域低雑音増幅 ICは、GaAs-MESFETのドレイン電極

第6図は同じくソース電極およびドレイン電極ならびにゲート電極が設けられたウェハの断面図、第7図は同じく絶縁膜形成後のウェハの断面図、第8図は同じく配線電極形成後のウェハの断面図である。

1・・・半絶縁性 G a A s 悲板、 2・・・チャネル 酒、 3・・・オーミック 酒、 4・・・ドレイン 領域、 5・・・ソース 領域、 6・・・ゲート 電極、 7・・・ドレイン 電極、 8・・・ソース 電極、 9・・・ゲート用 ワイヤボンディングパッド、 10・・・ドレイン用 ワイヤボンディングパッド、 11・・・ソース 用 ワイヤボンディングパッド、 12・・・ 層間 絶縁 膜、 13・・・配線 電極、 14・・・MIM 容量、 15・・・抵抗、 16・・・パッシベーション 膜、 20・・・ウェハ、 21・・・SiOェ 膜、 22・・・ 絶縁 膜。

代理人 弁理士 小川勝男

の各フィンガー上に絶縁膜を介して金属膜を形成し、MIM容量を構成していることから、容量形成のために独立した領域を必要としないため、チップサイズの小型化が達成できる。また、向記MIM容量はショットキー容量に比較してその耐圧が高いことから、半導体装置の耐圧の向上も達成できる。したがって、小型で容量の大きい容量内蔵型GaAs広帯域低雑音増幅!Cを提供することができる。


#### 4. 図面の簡単な説明

第1図は本発明の一実施例による容量内蔵型 C aAs広帯域低雑音増幅!C(半導体紫子)の概 要を示す模式図、

第2 図は同じく半導体素子の要部を示す模式的 平面図、

第3図は同じく等価団路、

第4図は同じく半導体素子の要部を示す断面図、 第5図は同じく半導体素子の製造においてチャ ネル層およびオーミック層がワークであるウェハ に形成された状態を示す断面図、



# 特開平2-90561(6)

